Obiettivi Formativi

Acquisire le conoscenze relative al funzionamento di sistemi digitali complessi (SoCs, System on Chips) e dei linguaggi necessari alla loro descrizione (HDL, Hardware Description Languages). Acquisire la capacità di progettare sistemi digitali complessi mediante l’impiego di linguaggi HDL e la capacità di implementarli su piattaforme basate su sistemi FPGA. Sviluppare la capacità di scegliere consapevolmente le soluzioni implementative più adatte per il soddisfacimento delle specifiche di progetto. Sviluppare la capacità di comunicare sinteticamente ed efficacemente al fine di favorire l’interazione proficua nell’ambito di un gruppo di lavoro. Sviluppare la capacità di ricercare, comprendere e utilizzare i risultati del progresso scientifico e tecnologico nel campo della progettazione di sistemi digitali complessi.

Learning Goals

To acquire the knowledge concerning the operation of complex digital systems (SoCs, System on Chips) and of the languages employed for their description (Hardware Description Languages, HDL). To gain the ability of designing complex digital systems by resorting to HDL languages; to gain the ability of implementing such digital systems on FPGA based platforms. To develop the attitude to knowingly choose the most suitable implementations for satisfying design requirements. To develop the ability to communicate concisely and effectively in order to favour fruitful communication in a team work environment. To develop the ability to research, understand and employ the result of scientific and technological progresses in the field of the design of complex digital systems. 

Metodi didattici

Sono previste lezioni in aula per l’acquisizione delle conoscenze relative alla struttura dei dispositivi digitali programmabili, al linguaggio VHDL per la descrizione dell’hardware e per la sintesi di sistemi digitali e SoCs su FPGA. Sono previste esercitazioni guidate dal docente tese alla descrizione e alla sintesi di sistemi digitali e SoCs su FPGA. Sono inoltre previste esercitazioni in laboratorio nelle quali vengono implementati e sottoposti a verifica funzionale i sistemi digitali e i SoCs sviluppati nel corso delle esercitazioni guidate.​​​​​​​

Teaching Methods

Knowledge about the structure of programmable digital circuits, on the VHDL description language and on the way in which it can be used for the synthesis of digital systems and SoCs. The ability to use the VHDL language for the design and implementation of digital systems is developed by means of guided exercises with teacher support. Implementation and verification of digital system and SoCs on actual FPGA platforms are carried out during practical based exercises in laboratory.

Prerequisiti

Conoscenze di base sulle reti logiche combinatoriali e sequenziali; elementi di elettronica digitale; elementi di programmazione.

Prerequisites

Basic knowledge about combinatorial and sequential logic; basic knowledge about digital electronics; basic knowledge of programming languages.

Verifiche dell'apprendimento

Agli studenti vengono proposti, su base volontaria, problemi implementativi sui quali lavorare in autonomia in vista della loro discussione e verifica in sede di esercitazione. Alla fine del primo semestre di corso è possibile sostenere una prova parziale sugli argomenti relativi alla parte I del corso. La prova parziale consiste nella discussione di un elaborato individuale relativo alla sintesi e simulazione di un sistema digitale e in un colloquio volto ad accertare la conoscenza del linguaggio VHDL. La valutazione ottenuta nella prova parziale contribuirà con un peso del 50% alla valutazione finale in trentesimi. Il risultato della prova parziale rimane valido ai fini dell’esame finale per un anno accademico. La prova finale consiste nella discussione di un elaborato progettuale avente come oggetto lo sviluppo di una periferica e la sua integrazione come parte di un SoC su FPGA e nella discussione della struttura e del funzionamento dei sistemi digitali sviluppati durante il corso. Gli studenti che non avessero sostenuto la prova parziale dovranno inoltre dimostrare la conoscenza del linguaggio VHDL in sede d’esame. Per gli studenti che abbiano sostenuto la prova parziale, il voto finale si ottiene come media dei voti conseguiti nella prova parziale e nella prova finale. Per gli studenti che non avessero sostenuto la prova parziale, la parte di esame relativa alla verifica della conoscenza del linguaggio VHDL avrà un peso pari al 50% della valutazione complessiva in trentesimi.​​​​​​​

Assessment

Students are invited to address, in autonomy, implementation problems that will be discussed and addressed during class hours dedicated to guided exercises with teacher support. There will be an optional ongoing test at the end of the first semester on the subjects developed in the first part of the course. The ongoing test consists in the discussion of a project work about the design (in VHDL) and simulation of a small digital system and in an oral interview on the VHDL language and its application in the development of digital systems. The score obtained in the ongoing test will contribute to the final score (graded out of thirty) with a weight of 50%. The score obtained in the ongoing test is maintained valid for the duration of the academic year. The final exam consists in the discussion of a design assignment about the development of a peripheral device and its integration as part of an FPGA based  SoC. The structure and the operation of the digital systems developed during the course will also be the subject of the exam. Students who did not participate to the ongoing exam, will have to demonstrate sufficient knowledge of the VHDL language and of the way in which it is used for the description and synthesis of digital systems. For the students that have participated to the ongoing test, the result of the ongoing test and of the final exam contribute equally to the final score (graded out of thirty). For students that did not participate to the ongoing test, the part of the exam devoted the knowledge of the VHDL language will contribute with a weight of 50% to the final score.

Programma del Corso

PARTE I (48 ore) -RICHIAMI DI ELETTRONICA DIGITALE: Richiami sulla classificazione delle reti logiche, sui metodi di descrizione e di sintesi. Richiami sulla implementazione, mediante circuiti elettronici, di sistemi digitali. -ARITMETICA: Rappresentazione dei numeri interi e razionali e sulle operazioni aritmetiche fondamentali (somma, differenza, moltiplicazione, divisione). -INTRODUZIONE AI CIRCUITI DIGITALI PROGRAMMABILI: Tipologia di circuiti programmabili, CPLD e FPGA. Campi di applicazione di CPLD e FPGA. Linguaggi di descrizione dell'hardware (HDL). -LINGUAGGIO VHDL: Struttura e sintassi del linguaggio VHDL. Costrutti del linguaggio VHDL. Esempi di descrizione di sistemi digitali in VHDL. Verifica mediante simulazione di sistemi digitali descritti in VHDL. Esempi di descrizione e simulazione di sistemi digitali. -IMPLEMENTAZIONE DI SISTEMI DIGITALI MEDIANTE FPGA: Struttura, caratteristiche e prestazioni dei sistemi FPGA disponibili in commercio. Blocchi logici generici e blocchi logici dedicati (memoria, moltiplicatori, periferiche speciali). IDE per lo sviluppo di sistemi FPGA. Implementazione su FPGA di circuiti digitali elementari con l'ausilio del linguaggio VHDL in ambiente QUARTUS. Parte II (48 ore) -INTRODUZIONE AI SOC su FPGA: Struttura e prestazioni di sistemi SoCs per FPGA. Architetture ARM e NIOS. Sistemi di BUS, integrazione di periferiche, ausili alla progettazione di SoC. -ESEMPI DI PROGETTO DI SISTEMI COMPLESSI: Sviluppo di periferiche complesse e loro integrazione in SoCs. Il processo di progettazione, descrizione VHDL, sintesi e verifica verrà esemplificato con riferimento al progetto di sistemi complessi quali controller per motori servo, per motori in continua (regolazione della velocità), per motori passo passo; sistemi di temporizzazione e di rilevazione della velocità; sistemi per la sistesi digitale diretta di segnali modulati (DDS); periferiche standard e dedicate per la comunicazione; sintesi ed elaborazione audio in tempo reale; integrazione di HID (Human Interface Devices). ​​​​​​​

Course Syllabus

I PART (48 hours) -REVIEW OF DIGITAL ELECTRONICS: Fundamentals of logic networks and of description and synthesis methods. Fundamentals of logic system implementation by means of electronic circuits. -ARITHMETIC: Fundamentals of integer and rational number representation and arithmetic (sum, difference, multiplication, division). -INTRODUCTION TO PROGRAMMABLE LOGIC SYSTEMS: Types of programmable logic circuits. CPLD and FPGA. Field of application of CPLD and FPGA. Hardware Description Languages (HDLs). -VHDL LANGUAGE: Structure and syntax of VHDL language. VHDL constructs. Examples of description of digital system by means of VHDL Verification by means of simulation of digital systems described in VHDL. Examples of description and simulations of digital systems. FPGA structure and specifications Structure, characteristics and performances of commercially available FPGA devices. Generic logic block and dedicated blocks (memory, multiplies, special peripherals) IDE per the design of FPGA based systems with special reference to the development of SoCs. Implementation, by means of FPGA, of digital circuits using VHDL in QUARTUS IDE.   II part (48 hours) -INTRODUCTION TO SOCS ON FPGA: Structure and performances of SoCs on FPGA. ARM e NIOS architectures. BUS systems, integration of peripherals, tools for the design and implementation of SoCs. -EXAMPLES OF DESIGN OF COMPLEX DIGITAL SYSTEMS: Development of complex peripherals and their integration as part of SoCs. The design flow, the VHDL description, the synthesis and verification processes will be exemplified with reference to the design of complex systems such as controllers for electric motors (servo, DC, stepper); temporization and speed detection peripherals; systems for Direct Digital Synthesis (DDS); standard and dedicated communication peripherals; audio synthesis and elaboration in real time; HID (Human Interface Devices) integration.​​​​​​​