Offerta Didattica
INFORMATICA
ARCHITETTURA DEGLI ELABORATORI
Classe di corso: L-31 - Scienze e tecnologie informatiche
AA: 2019/2020
Sedi: MESSINA
SSD | TAF | tipologia | frequenza | moduli |
---|---|---|---|---|
INF/01 | Base | Libera | Libera | Sì |
CFU | CFU LEZ | CFU LAB | CFU ESE | ORE | ORE LEZ | ORE LAB | ORE ESE |
---|---|---|---|---|---|---|---|
12 | 8 | 0 | 4 | 96 | 48 | 0 | 48 |
LegendaCFU: n. crediti dell’insegnamento CFU LEZ: n. cfu di lezione in aula CFU LAB: n. cfu di laboratorio CFU ESE: n. cfu di esercitazione FREQUENZA:Libera/Obbligatoria MODULI:SI - L'insegnamento prevede la suddivisione in moduli, NO - non sono previsti moduli ORE: n. ore programmate ORE LEZ: n. ore programmate di lezione in aula ORE LAB: n. ore programmate di laboratorio ORE ESE: n. ore programmate di esercitazione SSD:sigla del settore scientifico disciplinare dell’insegnamento TAF:sigla della tipologia di attività formativa TIPOLOGIA:LEZ - lezioni frontali, ESE - esercitazioni, LAB - laboratorio
Obiettivi Formativi
L'obiettivo principale del corso di Calcolatori è linsegnamento delle conoscenze di base relative alle metodologie per l'analisi ed il progetto dei circuiti logici, lo studio degli elementi fondamentali di architettura dei sistemi di calcolo e della programmazione assembly. Il corso intende fornire agli studenti una visione critica sulle moderne architetture di calcolo, caratterizzate da una complessità sempre crescente, e la capacità di comprendere gli aspetti rilevanti delle interfacce hardware/software.Learning Goals
Metodi didattici
Lezioni frontali ed esercitazioni in aula.Teaching Methods
Prerequisiti
È richiesta la conoscenza dei principi fondamentali della programmazione ad alto livello (linguaggio C).Prerequisites
Verifiche dell'apprendimento
Il corso prevede una prova scritta focalizzata sulla progettazione di un circuito sequenziale ed una prova orale atta a valutare il livello di apprendimento raggiunto. Sono inoltre previste verifiche in itinere con lo scopo di monitorare la maturazione delle conoscenze acquisite dagli studenti.Assessment
Programma del Corso
Sistemi numerici posizionali. Codifica delle informazioni. Porte Logiche. Espressioni booleane. Algebra di Boole. Reti logiche combinatorie. Le mappe di Karnaugh. Multiplexer e Decoder. Temporizzazioni. Reti logici sequenziali. Latch e Flip-Flop. Progetto di reti logiche sequenziali sincrone. Macchine a stati finiti. Temporizzazione della logica sequenziale. Cenni sui linguaggi di descrizione dellhardware (Verilog). Circuiti aritmetici. Contatori e registri. Componenti di memoria. Circuiti logici programmabili. Il linguaggio Assembly. LInstruction Set Architecture ARM. Evoluzione dellarchitettura ARM. Microarchitettura ARM. Analisi delle prestazioni. Processore a ciclo singolo. Processore multiciclo. Processore con pipeline. Microarchitetture avanzate. Sistemi di memoria. La memoria cache. La memoria virtuale.Course Syllabus
Testi di riferimento: Harris, Harris - Sistemi digitali e architettura dei calcolatori - Zanichelli - ISBN: 9788808920737
Esami: Elenco degli appelli
Elenco delle unità didattiche costituenti l'insegnamento
Docente: DARIO BRUNEO
Orario di Ricevimento - DARIO BRUNEO
Giorno | Ora inizio | Ora fine | Luogo |
---|---|---|---|
Martedì | 15:00 | 17:00 | Dipartimento di Ingegneria - 7° piano - blocco B |
Note:
Docente: DARIO BRUNEO
Orario di Ricevimento - DARIO BRUNEO
Giorno | Ora inizio | Ora fine | Luogo |
---|---|---|---|
Martedì | 15:00 | 17:00 | Dipartimento di Ingegneria - 7° piano - blocco B |
Note: