Offerta Didattica
INFORMATICA
ARCHITETTURA DEGLI ELABORATORI
Classe di corso: L-31 - Scienze e tecnologie informatiche
AA: 2016/2017
Sedi: MESSINA
SSD | TAF | tipologia | frequenza | moduli |
---|---|---|---|---|
INF/01 | Base | Libera | Libera | Sì |
CFU | CFU LEZ | CFU LAB | CFU ESE | ORE | ORE LEZ | ORE LAB | ORE ESE |
---|---|---|---|---|---|---|---|
12 | 8 | 0 | 4 | 104 | 64 | 0 | 40 |
LegendaCFU: n. crediti dell’insegnamento CFU LEZ: n. cfu di lezione in aula CFU LAB: n. cfu di laboratorio CFU ESE: n. cfu di esercitazione FREQUENZA:Libera/Obbligatoria MODULI:SI - L'insegnamento prevede la suddivisione in moduli, NO - non sono previsti moduli ORE: n. ore programmate ORE LEZ: n. ore programmate di lezione in aula ORE LAB: n. ore programmate di laboratorio ORE ESE: n. ore programmate di esercitazione SSD:sigla del settore scientifico disciplinare dell’insegnamento TAF:sigla della tipologia di attività formativa TIPOLOGIA:LEZ - lezioni frontali, ESE - esercitazioni, LAB - laboratorio
Obiettivi Formativi
L'obiettivo principale del corso è l’insegnamento delle conoscenze di base relative alle metodologie per l'analisi ed il progetto dei circuiti logici e lo studio degli elementi fondamentali di architettura dei sistemi di calcolo.Learning Goals
The main goal of the course is to provide students with the opportunity to learn the design and analysis methodologies of logic circuits and the architectural components of computing systems.Metodi didattici
Lezioni frontali. Esercitazioni in aulaTeaching Methods
Lectures. Classroom exercisesPrerequisiti
-Prerequisites
-Verifiche dell'apprendimento
Il corso prevede una prova scritta focalizzata sulla progettazione di un circuito sequenziale ed una prova orale atta a valutare il livello di apprendimento raggiunto.Assessment
The course includes a written examination based on a logic circuit design as well as an oral examination designed to assess the achieved learning level.Programma del Corso
Il concetto di informazione Algebra di Boole e dei circuiti di commutazione Circuiti logici combinatori Circuiti logici sequenziali ISA MIPS 32 Il processore La memoriaCourse Syllabus
How to represent information Boolean algebra Combinational logic Sequential logic ISA MIPS 32 The CPU The memory. The I/O systemTesti di riferimento: Libri di testo
1) Mano, Kime, "Reti Logiche" Pearson Education Italia
2) Katz, Borriello "Contemporary logic design" Prentice Hall
3) Patterson, Hennessy “Computer organization and design” Morgan Kaufmann ISBN: 978-0-12-374750-1
(Versione italiana: Patterson, Hennessy “Struttura e progetto dei calcolatori” Zanichelli)
Esami: Elenco degli appelli
Elenco delle unità didattiche costituenti l'insegnamento
ARCHITETTURA DEGLI ELABORATORI - Modulo A
Docente: DARIO BRUNEO
Orario di Ricevimento - DARIO BRUNEO
Giorno | Ora inizio | Ora fine | Luogo |
---|---|---|---|
Martedì | 15:00 | 17:00 | Dipartimento di Ingegneria - 7° piano - blocco B |
Note:
ARCHITETTURA DEGLI ELABORATORI - Modulo B
Docente: DARIO BRUNEO
Orario di Ricevimento - DARIO BRUNEO
Giorno | Ora inizio | Ora fine | Luogo |
---|---|---|---|
Martedì | 15:00 | 17:00 | Dipartimento di Ingegneria - 7° piano - blocco B |
Note: