Obiettivi Formativi

Acquisire le conoscenze relative al funzionamento di sistemi digitali complessi (SoCs, System on Chips) e dei linguaggi necessari alla loro descrizione (HDL, Hardware Description Languages). Acquisire la capacità di progettare sistemi digitali complessi mediante l’impiego di linguaggi HDL e la capacità di implementarli su piattaforme basate su sistemi FPGA. Sviluppare la capacità di scegliere consapevolmente le soluzioni implementative più adatte per il soddisfacimento delle specifiche di progetto. Sviluppare la capacità di comunicare sinteticamente ed efficacemente al fine di favorire l’interazione proficua nell’ambito di un gruppo di lavoro. Sviluppare la capacità di ricercare, comprendere e utilizzare i risultati del progresso scientifico e tecnologico nel campo della progettazione di sistemi digitali complessi.

Metodi didattici

Sono previste lezioni in aula per l’acquisizione delle conoscenze relative alla struttura dei dispositivi digitali programmabili, al linguaggio VHDL per la descrizione dell’hardware e per la sintesi di sistemi digitali e SoCs su FPGA. Sono previste esercitazioni guidate dal docente tese alla descrizione e alla sintesi di sistemi digitali e SoCs su FPGA. Sono inoltre previste esercitazioni in laboratorio nelle quali vengono implementati e sottoposti a verifica funzionale i sistemi digitali e i SoCs sviluppati nel corso delle esercitazioni guidate.​​​​​​​

Prerequisiti

Conoscenze di base sulle reti logiche combinatoriali e sequenziali; elementi di elettronica digitale; elementi di programmazione.

Verifiche dell'apprendimento

Agli studenti vengono proposti, su base volontaria, problemi implementativi sui quali lavorare in autonomia in vista della loro discussione e verifica in sede di esercitazione. Alla fine del primo semestre di corso è possibile sostenere una prova parziale sugli argomenti relativi alla parte I del corso. La prova parziale consiste nella discussione di un elaborato individuale relativo alla sintesi e simulazione di un sistema digitale e in un colloquio volto ad accertare la conoscenza del linguaggio VHDL. La valutazione ottenuta nella prova parziale contribuirà con un peso del 50% alla valutazione finale in trentesimi. Il risultato della prova parziale rimane valido ai fini dell’esame finale per un anno accademico. La prova finale consiste nella discussione di un elaborato progettuale avente come oggetto lo sviluppo di una periferica e la sua integrazione come parte di un SoC su FPGA e nella discussione della struttura e del funzionamento dei sistemi digitali sviluppati durante il corso. Gli studenti che non avessero sostenuto la prova parziale dovranno inoltre dimostrare la conoscenza del linguaggio VHDL in sede d’esame. Per gli studenti che abbiano sostenuto la prova parziale, il voto finale si ottiene come media dei voti conseguiti nella prova parziale e nella prova finale. Per gli studenti che non avessero sostenuto la prova parziale, la parte di esame relativa alla verifica della conoscenza del linguaggio VHDL avrà un peso pari al 50% della valutazione complessiva in trentesimi.​​​​​​​

Programma del Corso

PARTE I (48 ore) -RICHIAMI DI ELETTRONICA DIGITALE: Richiami sulla classificazione delle reti logiche, sui metodi di descrizione e di sintesi. Richiami sulla implementazione, mediante circuiti elettronici, di sistemi digitali. -ARITMETICA: Rappresentazione dei numeri interi e razionali e sulle operazioni aritmetiche fondamentali (somma, differenza, moltiplicazione, divisione). -INTRODUZIONE AI CIRCUITI DIGITALI PROGRAMMABILI: Tipologia di circuiti programmabili, CPLD e FPGA. Campi di applicazione di CPLD e FPGA. Linguaggi di descrizione dell'hardware (HDL). -LINGUAGGIO VHDL: Struttura e sintassi del linguaggio VHDL. Costrutti del linguaggio VHDL. Esempi di descrizione di sistemi digitali in VHDL. Verifica mediante simulazione di sistemi digitali descritti in VHDL. Esempi di descrizione e simulazione di sistemi digitali. -IMPLEMENTAZIONE DI SISTEMI DIGITALI MEDIANTE FPGA: Struttura, caratteristiche e prestazioni dei sistemi FPGA disponibili in commercio. Blocchi logici generici e blocchi logici dedicati (memoria, moltiplicatori, periferiche speciali). IDE per lo sviluppo di sistemi FPGA. Implementazione su FPGA di circuiti digitali elementari con l'ausilio del linguaggio VHDL in ambiente QUARTUS. Parte II (48 ore) -INTRODUZIONE AI SOC su FPGA: Struttura e prestazioni di sistemi SoCs per FPGA. Architetture ARM e NIOS. Sistemi di BUS, integrazione di periferiche, ausili alla progettazione di SoC. -ESEMPI DI PROGETTO DI SISTEMI COMPLESSI: Sviluppo di periferiche complesse e loro integrazione in SoCs. Il processo di progettazione, descrizione VHDL, sintesi e verifica verrà esemplificato con riferimento al progetto di sistemi complessi quali controller per motori servo, per motori in continua (regolazione della velocità), per motori passo passo; sistemi di temporizzazione e di rilevazione della velocità; sistemi per la sistesi digitale diretta di segnali modulati (DDS); periferiche standard e dedicate per la comunicazione; sintesi ed elaborazione audio in tempo reale; integrazione di HID (Human Interface Devices). ​​​​​​​