Offerta Didattica

 

INFORMATICA

ARCHITETTURA DEGLI ELABORATORI

Classe di corso: L-31 - Scienze e tecnologie informatiche
AA: 2019/2020
Sedi: MESSINA
SSDTAFtipologiafrequenzamoduli
INF/01BaseLiberaLibera
CFUCFU LEZCFU LABCFU ESEOREORE LEZORE LABORE ESE
128049648048
Legenda
CFU: n. crediti dell’insegnamento
CFU LEZ: n. cfu di lezione in aula
CFU LAB: n. cfu di laboratorio
CFU ESE: n. cfu di esercitazione
FREQUENZA:Libera/Obbligatoria
MODULI:SI - L'insegnamento prevede la suddivisione in moduli, NO - non sono previsti moduli
ORE: n. ore programmate
ORE LEZ: n. ore programmate di lezione in aula
ORE LAB: n. ore programmate di laboratorio
ORE ESE: n. ore programmate di esercitazione
SSD:sigla del settore scientifico disciplinare dell’insegnamento
TAF:sigla della tipologia di attività formativa
TIPOLOGIA:LEZ - lezioni frontali, ESE - esercitazioni, LAB - laboratorio

Obiettivi Formativi

L'obiettivo principale del corso di Calcolatori è linsegnamento delle conoscenze di base relative alle metodologie per l'analisi ed il progetto dei circuiti logici, lo studio degli elementi fondamentali di architettura dei sistemi di calcolo e della programmazione assembly. Il corso intende fornire agli studenti una visione critica sulle moderne architetture di calcolo, caratterizzate da una complessità sempre crescente, e la capacità di comprendere gli aspetti rilevanti delle interfacce hardware/software.

Learning Goals

The main goal of the course is to provide students with the opportunity to learn the design and analysis methodologies of logic circuits and the architectural components of computing systems.

Metodi didattici

Lezioni frontali ed esercitazioni in aula.

Teaching Methods

Lectures. Classroom exercises

Prerequisiti

È richiesta la conoscenza dei principi fondamentali della programmazione ad alto livello (linguaggio C).

Prerequisites

Computing fundamentals

Verifiche dell'apprendimento

Il corso prevede una prova scritta focalizzata sulla progettazione di un circuito sequenziale ed una prova orale atta a valutare il livello di apprendimento raggiunto. Sono inoltre previste verifiche in itinere con lo scopo di monitorare la maturazione delle conoscenze acquisite dagli studenti.

Assessment

The course includes a written test focused on the design of a sequential circuit and an oral test designed to assess the level of learning achieved. In itinere verifications are also provided for the purpose of monitoring the maturation of the knowledge acquired by the students.

Programma del Corso

Sistemi numerici posizionali. Codifica delle informazioni. Porte Logiche. Espressioni booleane. Algebra di Boole. Reti logiche combinatorie. Le mappe di Karnaugh. Multiplexer e Decoder. Temporizzazioni. Reti logici sequenziali. Latch e Flip-Flop. Progetto di reti logiche sequenziali sincrone. Macchine a stati finiti. Temporizzazione della logica sequenziale. Cenni sui linguaggi di descrizione dellhardware (Verilog). Circuiti aritmetici. Contatori e registri. Componenti di memoria. Circuiti logici programmabili. Il linguaggio Assembly. LInstruction Set Architecture ARM. Evoluzione dellarchitettura ARM. Microarchitettura ARM. Analisi delle prestazioni. Processore a ciclo singolo. Processore multiciclo. Processore con pipeline. Microarchitetture avanzate. Sistemi di memoria. La memoria cache. La memoria virtuale.

Course Syllabus

Number systems. How to represent information. Logic gates. Boolean expressions. Boolean algebra. Combinational logic networks. Karnaugh maps. Multiplexers and Decoders. Timing. Sequential logic networks. Latchs and Flip-Flops. Synchronous logic design. Finite State Machines. Timing of Sequential logic. Hardware Description Languages (Verilog). Arithmetic circuits. Counters and registers. Memory arrays. Logic arrays. The Assembly language. ARM instruction set. Evolution of the ARM architecture. ARM microarchitecture. Performance analysis. Single cycle processor. Multicycle processor. Pipelined processor. Advanced microarchitecture. Memory system. Cache memory. Virtual memory.

Testi di riferimento: Harris, Harris - Sistemi digitali e architettura dei calcolatori - Zanichelli - ISBN: 9788808920737

Elenco delle unità didattiche costituenti l'insegnamento

Docente: DARIO BRUNEO

Orario di Ricevimento - DARIO BRUNEO

GiornoOra inizioOra fineLuogo
Martedì 15:00 17:00Dipartimento di Ingegneria - 7° piano - blocco B
Note:

Docente: DARIO BRUNEO

Orario di Ricevimento - DARIO BRUNEO

GiornoOra inizioOra fineLuogo
Martedì 15:00 17:00Dipartimento di Ingegneria - 7° piano - blocco B
Note:
  • Segui Unime su:
  • istagram32x32.jpg
  • facebook
  • youtube
  • twitter
  • UnimeMobile
  • tutti